cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

如何强制CPU按顺序执行程序而不使用任何循环或分支？

可以吗？对于没有任何分支/循环的小代码。是否有任何 gcc 标志或内部指令（例如适用于 x86 和其他处理器系列的 SSE）？我只是好奇，因为所有的过程......

gcc cpu cpu-architecture

回答 2 投票 0

Intel的RAPL如何估算功耗

首先，我不知道我应该在这里问这个问题还是在Electronics StackExchange中问这个问题，所以如果您认为我应该在那里问这个问题，请告诉我。我对测量能量感兴趣

cpu intel cpu-architecture energy msr

回答 1 投票 0

INVLPG 指令或 mprotect() 是否会影响 CPU 缓存状态，同时使 TLB 条目无效？

我正在编写一些涉及 L1/2/3 缓存和 TLB 条目逐出和失效的代码。我正在尝试使用 INVLPG 指令使 TLB 条目无效并验证

assembly x86 cpu-architecture cpu-cache tlb

回答 1 投票 0

AVX2 / gcc：通过使用不同的寄存器来提高CPU级并行性

我有这个代码： __attribute__((目标(“avx2”))) size_t lower_than_16(const uint64_t 值[16], uint64_t x) { __m256i vx = _mm256_set1_epi64x(x); __m256i vvals1 = _mm256_loadu_s...

gcc vectorization cpu-architecture simd avx2

回答 1 投票 0

对于回写式缓存策略，为什么数据应该先从内存中读取，然后再写入缓存？

具有Write Back Cache的缓存，对缓存存储器执行写操作并立即返回。仅当数据已存在于缓存中时才会出现这种情况。如果缓存中不存在数据...

caching cpu-architecture cpu-cache

回答 3 投票 0

Tomasulo 中精确处理异常

Tomasulo的算法是如何精确处理异常的？我知道一种方法是使用重新排序的缓冲区（ROB）。我想知道 Tomasulo 中还有哪些其他方法可以处理精确的异常

exception mips cpu-architecture

回答 1 投票 0

mips 5级流水线cpu如何处理异常和软中断？

我正在通过verilog编写mips32 5级流水线cpu，但我不知道如何处理异常和软中断。我读了几本mips32手册，但仍然有一些疑问。当...

exception mips cpu-architecture fpga

回答 1 投票 0

流水线处理器如何保证指令原子性，以便它们不会发生冲突，从而在指令边界处发生中断？

当处理器执行单个指令时，可以认为这是一个原子操作。（就像数据库提交更新CPU状态的事务一样，不一定是在效率方面......

cpu-architecture atomic processor

回答 2 投票 0

lscpu 中的 AMD CPU 缓存信息中的“实例”是什么意思？

当我在 AMD Ryzen 5 上运行命令 lscpu 时，缓存部分有以下信息缓存（所有缓存的总和）： L1d：192 KiB（6 个实例） L1i：192...

cpu cpu-architecture cpu-cache

回答 1 投票 0

AMD CPU 缓存信息中的“实例”是什么意思？

当我在 AMD Ryzen 5 上运行命令 lscpu 时，缓存部分有以下信息缓存（所有缓存的总和）： L1d：192 KiB（6 个实例） L1i：192...

cpu cpu-architecture cpu-cache

回答 1 投票 0

有了有关直接映射缓存的给定信息（包括跟踪和命中/未命中状态），如何找到标记位和偏移位的数量？

我正在做直接映射缓存上的问题集，我需要帮助来查找偏移位和标记位的数量。我不知道如何计算标签和偏移位的数量。解决方案关键...

caching cpu-architecture cpu-cache

回答 1 投票 0

同时获取和解码两条指令的含义

通常每个周期一次获取并解码一条指令。我想知道如果我们同时获取和解码 2 条指令会产生什么影响。

architecture parallel-processing pipeline cpu-architecture instructions

回答 1 投票 0

SIMD shuffle 可以将哪些执行端口用于 AVX2 和 NEON？

在查看英特尔优化参考手册时，我注意到以下部分：处理端口 5 压力。它基本上表示 Sandy Bridge 微架构中的端口 5 包括随机播放单元，这些单元的频率...

cpu-architecture simd avx neon micro-optimization

回答 1 投票 0

SIMD 指令可以用于 AVX2 和 NEON 的哪些执行端口？

在查看英特尔优化参考手册时，我注意到以下部分：处理端口 5 压力。它基本上表示 Sandy Bridge 微架构中的端口 5 包括随机播放单元，这些单元的频率...

cpu-architecture simd avx neon micro-optimization

回答 1 投票 0

取指令后RISCV流水线寄存器

在流水线RISC-V CPU中，假设IMEM是同步读取。为什么我们要这样设置PC和指令寄存器？整体 RISC-V 实施据我所知，这是数据流

cpu-architecture riscv

回答 1 投票 0

如何检测Linux alder Lake系统中的E核和P核？

如何查看特定CPU核心属于P核还是E核组？有没有办法列出正在运行的 Linux x86_64 alder Lake 系统中有关性能/能源核心的信息？就像，打印...

linux x86-64 intel cpu-architecture cpu-cores

回答 2 投票 0

超标量处理器和超长指令字设计之间的区别？

免责声明：深入了解硬件如何实际执行指令有点新鲜。阅读 Jason Gregory 所著的《游戏引擎架构》，我对隐式与显式

parallel-processing cpu-architecture vliw superscalar

回答 1 投票 0

在 C 中分配给 uint16_t 变量时负值强制为零

我知道无符号和有符号整数只是根据二进制补码底层位的不同表示形式。也就是说，以下是我的观察 - b 是非零

c gcc type-conversion cpu-architecture unsigned-integer

回答 2 投票 0

int16_t 在 C 中分配给 uint16_t 变量时强制为零

我知道无符号和有符号整数只是根据二进制补码底层位的不同表示形式。也就是说，以下是我的观察 - b 是非零

c gcc cpu-architecture

回答 1 投票 0

如果我想为纯RISC机器开发算法，我的开发环境应该是什么？

没有买SPARC处理器，有哪些模拟器？

ide cpu-architecture

回答 3 投票 0

cpu-architecture 相关问题

最新问题