riscv 相关问题

RISC-V是一种新的指令集架构（ISA），最初设计用于支持计算机体系结构研究和教育，现在已成为RISC-V Foundation治理下的行业实现的标准开放架构。

如何使用 RISC-V 组件打印整数？

我是汇编领域的新手，我找不到使用 RISC-V64 在控制台中写入数值的简单方法。我想做这样的事情：。数据 x: .word 10 y: .word 2 。文本 .global_start

riscv

回答 1 投票 0

RiscV 规范 v2.1 Vol 1 用户级 ISA 重复操作码列表？

我不认为这是一个大问题，但我发现用户级 ISA 规范的 RV32I 和 RV64I 指令集的操作码“SLLI、SRLI 和 SRAI”有重复条目。这与表头相矛盾...

assembly specifications riscv opcode instruction-encoding

回答 1 投票 0

在RISCV中，多线程程序中是每个线程都有自己的PC值吗？

我目前正在开发用于数据竞争检测的硬件所以我跟踪每条指令并制作了种族检测的历史表。我为 PC va 的预期数据竞赛和跟踪指令编写了 C 程序...

c linux cpu-architecture riscv chisel

回答 1 投票 0

如何在DE10标准FBGA套件上连接16位SDRAM和32位处理器

我正在进行一个在 DE10 套件上设计 RISC V 处理器的项目，并且我已经为处理器创建了 Verilog 文件。因为处理器有32位数据总线，但可用的外部SDRAM...

hardware fpga riscv quartus

回答 2 投票 0

riscv 交叉编译器错误：无效的 -march= 选项：`rv64imafdc_zicsr'

我是海湾合作委员会世界的新手。我不知道这是否是发帖的正确位置，但我遇到了一些非常烦人的问题。我创建了一个类似 Unix 的系统，虽然它不是很复杂......

gcc operating-system riscv

回答 1 投票 0

努力理解 riscv64-unknown-elf-objcopy -O verilog 输出

我正在使用 riscv64-unknown-elf-objcopy -O verilog 来转换 RISCV elf 文件。我可以看到有一个相关选项 --verilog-data-width 会影响输出。例如，使用 --verilog-data-

gnu riscv objcopy

回答 1 投票 0

加载共享库时出错：libpython3.8.so.1.0：无法打开共享对象文件：没有这样的文件或目录（ubuntu）

我正在尝试使用 OpenOCD (Ubuntu) 的 GDB 调试器来运行在硬件上的 RISC-V 处理器。我已经使用 OpenOCD 成功连接到 RISC-V 核心。当我尝试运行 GDB 时，我得到了

python ubuntu riscv

回答 1 投票 0

如何确定 RISC-V 操作系统中的可用物理 RAM？

我最近正在查看 xv6 的源代码（https://github.com/mit-pdos/xv6-riscv），当我遇到这一行时：（https://github.com/mit-pdos/xv6-riscv/blob/riscv/kernel/memlayout.h） #德...

c assembly memory operating-system riscv

回答 1 投票 0

如何找到数组中最小的元素并返回地址？

找到最小的 ============= 在 find_smallest.s 中编写一个名为 find_smallest 的函数查找数组中的最小元素。如果出现平局（最小元素出现多次...

arrays riscv

回答 1 投票 0

无法进入 xv6 中的 ecall

我正在上2023年版课程的陷阱讲座。按照此处的说明，我可以单步执行 ecall 指令并查看跳转到 trapframe 的情况。这个好像不是

gdb qemu riscv xv6

回答 1 投票 0

GHDL 中的正确别名语法

我正在 VHDL-2008 中实现我的第一个 RISC-V 处理器。对于模拟，我使用 GHDL（5.0 版）。处理器结构如下所示：我的实现 | |___test.vhd -

vhdl alias riscv ghdl

回答 1 投票 0

是否可以知道/选择debian linux上的Risc-V汇编程序分配了哪些内存地址？

我是 RISC-V 汇编编程的初学者，我想知道是否可以决定（或至少知道）哪些内存地址（以及多少个）分配给程序？我正在使用 Gnu

linux assembly riscv

回答 1 投票 0

OpenOCD 读取内存失败

我正在尝试使用 OpenOCD 在自定义 RISCV 板上调试简单的 hello world c 程序。我们已经安装了RISCV 32位工具链打开强迫症：信息：新 GDB 连接：1，目标 riscv.cpu0，状态：h...

gdb riscv openocd jtag riscv32

回答 1 投票 0

RISC-V asm 中的简单加法器数组 int 值

只需使用堆栈指针+偏移量从 int 数组逐个求和来存储值，以使寄存器空闲。我非常乐意获得有关改进代码的建议。在投资范围内...

assembly riscv

回答 1 投票 0

为什么RISC-V中引入用户模式中断？

在RISC-V特权架构V1.11或版本1.12的草案中，为用户级中断引入了“N”扩展，实现此扩展的硬件可以转移控制目录...

interrupt specifications riscv

回答 1 投票 0

RISC-V 中访问非操作数寄存器的自定义指令？还访问内存？

我正在尝试使用此链接 https://nitish2112.github.io/post/adding-instruction-riscv/ 中的指令在 RISC-V 中创建自定义指令。但我还没弄清楚如何

riscv gem5

回答 1 投票 0

为什么“long long”参数需要在RISC-V中“对齐奇偶寄存器对”

正如 RISC-V 调用约定文档所述：当在堆栈上传递两倍于指针字大小的原始参数时，它们是自然对齐。当它们传入整数时

assembly calling-convention riscv

回答 2 投票 0

如何使用 LLVM 和 GCC 工具链在 x86 Ubuntu 22.04.2 上交叉编译用于 RISC-V 的 TVM？

如何在 x86 Ubuntu 22.04.2 上将 TVM 交叉编译为 RISCV？我想在 x86 Ubuntu 22.04.2 上交叉编译用于 RISC-V 的 TVM。环境： TVM版本：0.13.0-dev0 LLVM ： sudo apt install llvm，版本：1...

gcc llvm riscv tvm apache-tvm

回答 1 投票 0

SW、SH、SB 的 RISC V RAM 地址对齐

我正在用verilog实现RISC V rv32i。在RAM访问方面，目前我设计了一个宽度为8的RAM。因此，对于写入和读取1个字，在1个周期内读取4个位置。同样2个位置...

assembly memory-alignment riscv

回答 1 投票 0

riscv堆栈指针初始化

我正在使用 https://www.qemu.org/docs/master/system/riscv/virt.html 编译一些在 uart 中打印“U”的代码。我的问题是关于堆栈初始化。我假设我可以做各种各样的事情......

assembly compilation qemu riscv stack-pointer

回答 1 投票 0

riscv 相关问题

最新问题