RISC-V是一种新的指令集架构(ISA),最初设计用于支持计算机体系结构研究和教育,现在已成为RISC-V Foundation治理下的行业实现的标准开放架构。
我正在努力理解 U-Boot 和/或 Coreboot 能做什么而 RISC-V SBI(Supervisor Binary Interface)不能做什么。我了解 SBI 抽象特征的功能,但我不明白...
RISC-V 规范引用了“hart”一词 - “hart”是什么意思?
我在 RISC-V 2.1 规范的第 35 页上找到了对 hart 的引用。但是,我在该文档中找不到 hart 的定义。 hart 是指硬件线程还是更险恶的东西?
riscv64-linux-gnu-ld:对“fseek”的未定义引用
最近,我在vmware ubuntu 22.04下遇到了这个问题: riscv64-linux-gnu-ld: loader.c:(.text.naive_uload+0x4c): 对 fseek' 的未定义引用 riscv64-linux-gnu-ld: loader.c:(.text.naive_uload+...
QEMU 在 riscv64 上启动期间冻结,显示启动进度后卡住
我在尝试模拟 riscv64 架构时遇到 QEMU 问题。 QEMU 启动,但在显示启动进度条后冻结,并且没有进一步的输出。我正在尝试
为 RV32E 编译的程序是否能保证在 RV32I 机器上产生相同的结果?
以下是我能找到的唯一信息: RV32E 和 RV64E 分别使用与 RV32I 和 RV64I 相同的指令集编码,除了 仅提供寄存器 x0–x15。所有编码
为 RV32E 编译的程序是否保证在 RV32I 机器上产生相同的结果?
以下是我能找到的唯一信息: RV32E 和 RV64E 分别使用与 RV32I 和 RV64I 相同的指令集编码,除了 仅提供寄存器 x0–x15。所有编码
在 Spike 上运行 Zephyr(riscv -isa-ism)
我这几天一直在阅读有关 Zephyr 的内容。它似乎提供了 qemu rv32/rv64 支持,就像我可以直接运行测试一样。 但我想知道有什么方法可以尝试 zephyr 的测试......
为什么将 RISCV 伪指令 LI 编码为四个指令而不是两个?
亲爱的RISCV爱好者, 我的问题是关于编码 里t1,0xFF00F007 当使用 https://riscvasm.lucasteske.dev/# 时,上面的代码编码为 0: 000ff337 吕 t1,0xff 4:00f30...
编写一个高效的 RISC-V 汇编程序,将一个十六进制数字复制到另一个寄存器中的另一个位置,而不更改其他数字
编写一个高效的RISC-V汇编程序,写入寄存器x3 数字 x4 注册 x7 数字 0,而不更改其他 x7 数字。 示例:x3 = 0xdeadbeef、x4 = 0x00000005、x7 = 0xc001cafe。 重新...
Zig 交叉编译 riscv64-linux-musl 在 Windows 上失败
我正在使用一个简单的 github 操作来尝试使用 windows-latest 构建一些 ELF 二进制文件,只是为了检查它是否有效:https://github.com/libriscv/godot-sandbox-programs/blob/windows/。 github/工作流程...
从 RISC_V Digital Lab Sim 中按下的按键中检索十进制值
我正在尝试从 RARS 中的数字实验室模拟中按下的键获取十进制值。我知道如何在控制台读取代表数字 3 的键码(例如 0xffffff81)。我不...
我想编写一个 RISC-V 汇编代码,从给定数组中删除零并存储在相同的确切内存地址中
我想从给定数组中删除零个数字,该数组包含以最后一个元素 -1 结尾的数字序列。 例如: arr2: .word 0 0 2 0 0 -1 ====> arr: .word 2 -1 arr: .word 0 ...
在流水线RISC-V CPU中,假设IMEM是同步读取。为什么我们要这样设置PC和指令寄存器? 整体 RISC-V 实施 据我所知,这是数据流
为什么 riscv64 整数调用约定中‘unsigned int’被符号扩展为 64 位寄存器值?
riscv的整数调用约定描述如下: 至多 XLEN 位宽的标量在单个 参数寄存器,或者如果没有可用的则按值在堆栈上。什么时候
在 RISC-V GNU 工具链中获取子模块时出错:服务器不允许请求未通告的对象
操作系统:Ubuntu20.04LTS 描述: 我按照 riscv-gnu-toolchain README 中的说明进行操作。首先,我跑了: git 克隆 https://github.com/riscv/riscv-gnu-toolchain 我安装了所需的依赖...
我能够交叉编译 RISCV 的二进制文件,即对于 Andes tech, 我有内核映像文件、fw_dynamic.elf 和 u-boot.img 以及 initramfs.devnodes 文件。 我按照Ande提供的指示...
使用 RISC-V 编程:如何为 Collatz 猜想编写更干净、不那么难看的代码?
我想用 RISC-V 编写一个程序,在严格的正整数上计算以下函数: f(n) = f(n/2) 如果 n 是偶数 f(3n+1) 如果 n!=1 是奇数 1 如果 n=1 我们假设一个
我是汇编领域的新手,我找不到使用 RISC-V64 在控制台中写入数值的简单方法。我想做这样的事情: 。数据 x: .word 10 y: .word 2 。文本 .global_start
RiscV 规范 v2.1 Vol 1 用户级 ISA 重复操作码列表?
我不认为这是一个大问题,但我发现用户级 ISA 规范的 RV32I 和 RV64I 指令集的操作码“SLLI、SRLI 和 SRAI”有重复条目。这与表头相矛盾...
我目前正在开发用于数据竞争检测的硬件 所以我跟踪每条指令并制作了种族检测的历史表。 我为 PC va 的预期数据竞赛和跟踪指令编写了 C 程序...