cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

锁获取函数是原子的吗？

我正在研究锁定/解锁示例，我有一个关于测试和设置的问题这是使用 Test&Set 函数的锁获取和释放逻辑。测试&设置将其视为线程 A ha...

multithreading cpu-architecture atomic

回答 1 投票 0

const ref 传递哪个大小比复制更快？

我读过通过引用或指针传递字符或短整型比按值传递慢吗？第一个答案提到了以下内容：无论你做什么，编译器都可以自由地更改任何内容，因为

c++ cpu-architecture

回答 1 投票 0

了解微架构原因，使更长的代码执行速度提高 4 倍（AMD Zen 2 架构）

我有以下 C++17 代码，是在 x64 模式下使用 VS 2019（版本 16.8.6）编译的： struct __declspec(align(16)) Vec2f { 浮点 v[2]; }; struct __declspec(align(16)) Vec4f { 浮点 v[4]; }; 圣...

c++ assembly x86 cpu-architecture amd-processor

回答 1 投票 0

每个分支错误预测的浪费周期数会相差很大吗？为什么？

当了解按顺序执行的基本 5 级流水线处理器时，当处理器被刷新时，每个分支错误预测的浪费周期数是一个常数。但什么

performance cpu-architecture branch-prediction

回答 1 投票 0

当我们说内存控制器时，它是指仅管理 RAM 和处理器之间通信的组件吗？

一般来说，内存控制器是什么意思？它只是处理器和 RAM 之间的桥梁还是也适用于其他内存设备？无法清楚地理解内存控制器是否仅用于

memory cpu-architecture

回答 1 投票 0

左移指令中，为什么使用rt而不是rs作为源寄存器？

R型格式在左移/右移指令中，rt 用作源寄存器。是否有任何理由使用 rt 而不是 rs 作为源寄存器？我看到了一些类似的问题答案...

mips cpu-architecture

回答 1 投票 0

在循环迭代之间消耗整个缓存线有什么特别的好处吗？

我的程序添加了浮点数组，并在通过 MSVC 和 G++ 进行最大优化编译时展开 4 倍。我不明白为什么两个编译器都选择展开 4x，所以我做了一些测试，发现只有

c++ visual-c++ cpu-architecture simd cpu-cache

回答 1 投票 0

在RISC-V架构中，跳转指令（条件或JAL/JALR）是否会像其余指令一样将PC增加4？

我正在开发 RISC-V CPU 模拟器并已实现所有指令。问题是我不确定跳跃是否失败。这是我目前为 BGEU 实施的实施方案...

cpu-architecture riscv

回答 1 投票 0

单循环法如何计算Tc？

考虑一个处理器在执行指令时会经历以下六个阶段 A栏 B栏如果 120纳秒 ID 200纳秒前任 150纳秒先生 150纳秒分子量 180纳秒世界银行 250纳秒找出总数

mips cpu-architecture mips32

回答 1 投票 0

为什么需要内存别名？

我对ST微电子的这种架构设计感到困惑。以STM32F407VG为例。程序加载到闪存的地址 0x08000000 处。该地址映射到地址 0x00000000 因为

arm stm32 cpu-architecture processor stm32f4

回答 3 投票 0

了解 MIPS 中的 LW

$t2 的值是多少？吕伊 $t1, 0 奥利 $t1, $t1, 16 LW $t2, 8($t1) 首先，我认为等式是 rs = 偏移量 + 基地址， 8 + 16 = 24。然而，我的教授说这是错误的。我……

assembly mips cpu-architecture

回答 1 投票 0

获取 docker-entrypoint.sh：架构匹配时执行格式错误

我有以下 Dockerfile FROM --platform=$BUILDPLATFORM 节点：lts 工作目录 /usr/src/app 复制包*.json ./ 运行 npm 安装复制index.js。 CMD [“节点”，“index.js”] 索引....

docker github-actions cpu-architecture buildx

回答 1 投票 0

实现闭包和性能影响，例如相对与绝对跳跃

不久前，我在编译器类中学习了闭包转换，并且想知道调用闭包与调用函数会产生多少性能开销。考虑一个函数

arm x86-64 cpu-architecture compiler-optimization

回答 1 投票 0

相对跳跃与绝对跳跃的表现

不久前，我在编译器类中学习了闭包转换，并且想知道调用闭包与调用函数会产生多少性能开销。考虑一个函数

arm x86-64 cpu-architecture compiler-optimization

回答 1 投票 0

gem 如何决定安装哪个特定于 arch 的 gem？

例如；如果我想安装任何依赖于体系结构的 gem，例如 nokogiri（用于 ruby 的 xml 库），但对于任何依赖于体系结构的 gem，情况都是相同的。我使用 x86 发行版，但是...

ruby rubygems cpu-architecture

回答 1 投票 0

数据存储器和指令存储器是否位于数据路径L1缓存中？

在CPU数据路径中，有称为数据存储器和指令存储器的块？这些块是 L1 指令和 L1 数据缓存吗？例如，查看此链接中的图 4.10。我们知道将军...

mips cpu cpu-architecture hardware riscv

回答 1 投票 0

如何在 Logisim 中实现溢出标志而无需访问倒数第二个进位？

在 ALU 的图片中，我已经实现了计算零、负和进位标志的逻辑。但我无法弄清楚如何在不使用倒数第二个进位的情况下实现溢出标志（汽车...

cpu cpu-architecture hardware cpu-registers flags

回答 1 投票 0

确定 Linux 中二进制文件的目标 ISA 扩展名（库或可执行文件）

我们遇到一个与在具有 Via C3 处理器的 Advantech POS 板上（相当旧的）FC3 下运行的 Java 应用程序相关的问题。 java 应用程序有几个已编译的共享库，它们符合...

linux shared-libraries executable cpu-architecture instruction-set

回答 6 投票 0

对于ARM来说，为什么单个STM指令通常比多个STR指令更快？

是否与某些预取技术有关？还是具有DDR存取时序特性？

performance assembly arm cpu-architecture

回答 3 投票 0

普通计算机都使用big endian编码吗？

我理解大端和小端。然而，我可以访问的所有计算机（AMD、Intel、Broadcom）的所有处理器都是小端字节序。这让我想知道是否有...

cpu-architecture processor endianness

回答 1 投票 0

cpu-architecture 相关问题

最新问题