“if”如何与verilog中的寄存器一起使用？

Question

a = reg [3：0]。 “a”的值是什么值：“if（a）”？寄存器a的哪个单元以先前的格式进行“if”检查？它是仅在a = 0000时返回0还是在（a）= 0？时还有其它值。

Answer 1

如果a是reg [3:0]，它仅在false时评估if声明中的a == 4'b0000。