TLB层次结构是否包含在现代x86 CPU(例如Skylake或其他Lakes)上?
例如,prefetchtn
将数据以及DTLB中的相应TLB条目带到级别缓存n + 1
。它也将包含在STLB中吗?
例如,如果将代码和数据保存在同一页面中,则在执行代码时可能会遇到iTLB丢失,然后在STLB中也会丢失dTLB丢失,并且如果该代码从同一页。 (这是有原因的,因为我们没有将只读数据与x86上的代码保存在同一页面上;它没有代码大小的优势,并且在两个TLB中都有相同的页面,从而浪费了iTLB + dTLB的覆盖范围。)
带有链接的更多详细信息: