cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

超线程场景下，一个逻辑核进入保护模式（ring 0）是否会影响另一个逻辑核上的指令？

当CPU上的工作负载进入内核模式时，CPU本身也相应进入保护模式（Ring 0）。在启用了超线程的机器上，保护模式的控制范围是在...

x86 cpu-architecture hyperthreading

回答 1 投票 0

为什么我们需要寄存器和缓冲寄存器来保存指令？

我想更清楚为什么我们在程序控制单元或其他地方使用寄存器和缓冲寄存器。我知道缓冲寄存器可以临时存储数据以帮助处理器执行其他操作...

cpu cpu-architecture cpu-registers

回答 1 投票 0

直接内存访问

我对 DMA 有这个基本疑问。当CPU让出总线让DMA继续读取/存储数据时，它如何继续处理？我的意思是连 CPU 也必须得到它

cpu-architecture dma

回答 2 投票 0

当输出相互依赖时，可以在不到一个周期的时间内完成加法吗？

您可能知道现代 Intel CPU 可以在一个周期内执行 4 个加法指令（假设它们是独立的），事实上 Alder Lake 及更高版本可以在一个周期内执行 5 个加法指令。他们还...

assembly x86 cpu-architecture intel

回答 1 投票 0

处理器状态字 (PSW) 和程序状态字 (PSW) 有什么区别？

根据牛津词典；程序状态字封装了程序在任意时刻的基本执行状态的信息集合。它允许中断的进程恢复运行...

cpu-architecture cpu-registers instruction-set instructions

回答 1 投票 0

不采取分支预测中的无条件分支行为

我在nanoMips中有以下代码：循环： lw $t1, A($t0) lw $t2, B($t0) 子 $t3、$t1、$t2 beq $t3，$r0，否则 sw $t2, A($t0) 乙端该练习要求我实现不采取的分支预测...

mips cpu-architecture branch-prediction

回答 1 投票 0

哪里可以找到Python包CPU架构兼容性？

包含已编译代码的Python包有时无法在某些CPU架构（x86、arm64等）上运行。当你在Raspberry Pi、Ap上安装Python依赖项时经常会出现这个问题...

dependencies cpu-architecture pypi

回答 1 投票 0

sjlj vs dwarf vs seh 有什么区别？

我找不到足够的信息来决定应该使用哪个编译器来编译我的项目。不同计算机上有多个程序模拟一个过程。在 Linux 上，我使用 GCC。一切...

c++ mingw cpu-architecture mingw-w64

回答 2 投票 0

低8位寄存器和高8位寄存器的区别；它们的值是否以相反的位字节顺序使用位？

“啊-DH” 高位AH、BH、CH、DH寄存器。 “AL-DL” 低位 AL、BL、CL 和 DL 寄存器。它引用自AMD64第1卷，我也在Intel的程序员手册中看到过。我不...

x86 cpu-architecture cpu-registers

回答 2 投票 0

获取内存量很小（总页数只有几个）的系统的页表大小

我被要求在这些条件下在内存中创建一个页表。我们有 16 位虚拟地址内存大小为512字页面大小为 128 字节所以我尝试这样做： 2^16 / 2^7 = 2^9 帕...

memory-management cpu-architecture paging page-tables

回答 2 投票 0

低位和高位寄存器的区别

“啊-DH” 高位AH、BH、CH、DH寄存器。 “AL-DL” 低位 AL、BL、CL 和 DL 寄存器。它引用自AMD64第1卷，我也在Intel的程序员手册中看到过。我不...

x86 cpu-architecture cpu-registers

回答 3 投票 0

为什么 x86 ldmxcsr/stmxcsr 采用内存操作数？

在 x86 中，无法直接从通用寄存器设置或存储 MXCSR 寄存器。强制编码寄存器操作数会导致#UD。当主要用户...

assembly x86 cpu-architecture sse

回答 1 投票 0

RISC-V 规范引用了“hart”一词 - “hart”是什么意思？

我在 RISC-V 2.1 规范的第 35 页上找到了对 hart 的引用。但是，我在该文档中找不到 hart 的定义。 hart 是指硬件线程还是更险恶的东西？

cpu-architecture riscv hyperthreading cpu-cores

回答 5 投票 0

使用 SimPoint 方法在 gem5 中运行 SPEC

我目前正在做一个项目，使用gem5来模拟一些不同的系统配置来测试它们的性能差异。我想运行 SPEC2017/2006 来对性能进行基准测试...

performance cpu-architecture simulator gem5

回答 1 投票 0

虚拟化书籍 - 需要技术解释

我想彻底学习虚拟化基础知识。亚马逊排名靠前的所有书籍都太肤浅了，只适合管理者，即只需要模糊了解它是什么的人......

virtual-machine computer-science virtualization cpu-architecture

回答 2 投票 0

g++编译期间的CPU操作

我想投资一个构建服务器来减少g++编译的时间。由于源是可并行的，我们的想法是一个多核系统。（32-48-64 核）我的问题是，你...

compilation g++ cpu cpu-architecture build-server

回答 1 投票 0

如何使用多级TLB计算有效内存访问时间？

我正在研究一个涉及多级TLB系统的有效内存访问时间（EMAT）计算的问题，我想确认我的理解是否正确。问题来了

operating-system cpu-architecture tlb memory-access

回答 1 投票 0

为 RV32E 编译的程序是否能保证在 RV32I 机器上产生相同的结果？

以下是我能找到的唯一信息： RV32E 和 RV64E 分别使用与 RV32I 和 RV64I 相同的指令集编码，除了仅提供寄存器 x0–x15。所有编码

cpu-architecture cpu-registers riscv

回答 1 投票 0

在 docker 容器内切片 CPU 的某些部分并对其进行仿射线程

我有一个 Docker 容器化应用程序，它运行 IO 密集型工作负载。该容器分配有 10 个 CPU。有没有办法对一个特定的CPU进行部分切片？有没有办法分区...

linux docker cpu cpu-architecture

回答 1 投票 0

为 RV32E 编译的程序是否保证在 RV32I 机器上产生相同的结果？

以下是我能找到的唯一信息： RV32E 和 RV64E 分别使用与 RV32I 和 RV64I 相同的指令集编码，除了仅提供寄存器 x0–x15。所有编码

cpu-architecture cpu-registers riscv

回答 1 投票 0

cpu-architecture 相关问题

最新问题