cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

试图理解“MOV AX,BX”的目标代码，是我笨还是教科书不好？

我目前正在学习计算机架构课程，其中使用的文本之一是 James W. Coffron 的“Programming the 8086/8088 First Edition”（亚马逊对此的评论说它是“

assembly cpu-architecture cpu-registers emu8086 microprocessors

回答 1 投票 0

如何在不使用文件系统（/proc/cpuinfo 或 lscpu）的情况下获得 CPU 架构？

我刚刚发现，我在带有 rasperrby pi 计算模块 3+（Broadcom BCM2837B0、Cortex-A53 (ARMv8) 64 位 SoC @ 1.2GHz）的板上获得了错误的 cpu-arch 信息 # lscpu 建筑：...

raspberry-pi cpu-architecture

回答 1 投票 0

如何在不使用文件系统（/proc/cpuinfo 或 lscpu）的情况下获取 cpu 架构

我刚刚发现，我在带有 rasperrby pi 计算模块 3+（Broadcom BCM2837B0、Cortex-A53 (ARMv8) 64 位 SoC @ 1.2GHz）的板上获得了错误的 cpu-arch 信息 # lscpu 建筑：...

raspberry-pi cpu-architecture

回答 1 投票 0

在 C++20 中测试无符号整数是否为 2^n（1、2、4、8 等）的最有效方法？

验证无符号整数 n 是否为 2 的幂（1、2、4、8 等）的一个便捷方法是使用以下测试：布尔测试 = n & (n - 1) == 0; 此操作非常高效，因为它

c++ performance std c++20 cpu-architecture

回答 2 投票 0

在 C++20 中测试无符号整数是否为 2^n（即 1、2、4、8 等）的最有效方法？

验证无符号整数 n 是否为 2 的幂（如 1、2、4、8 等）的一个便捷方法是使用以下测试：布尔测试 = n & (n - 1) == 0; 此操作非常高效，因为...

c++ performance std c++20 cpu-architecture

回答 2 投票 0

什么是内部数据总线？

我已经开始阅读有关 6502 的内容。在这个PDF中，内部数据总线和内部地址总线是用来做什么的？它们是否用于在内部 CPU 组件之间移动数据？或移动数据

cpu-architecture 6502

回答 1 投票 0

控制硬件在完成指令解码之前如何知道要读取哪些寄存器？

在学习Hamacher的计算机组织时，我开始了解指令的基本步骤和动作。以下是汇编代码添加 RC、RA、RB 说明如下...

computer-science cpu-architecture

回答 1 投票 0

能否在管道中的M级和F级之间进行旁路/转发以避免控制风险？

我的教授展示了上面的流水线图，以说明如何通过在分支指令的解码阶段之后停止，直到...来处理 5 级流水线处理器中的控制危险。

cpu-architecture pipelining

回答 1 投票 0

尽管编译了正确的架构，但为什么我会收到“执行二进制文件时出错”？

我正在尝试使用 gcc 和 gfortran for aarch64 编译 C/Fortran 程序。尽管成功完成编译，但我无法执行二进制文件：我得到 bash: .: gMultiwfn: 无法执行二进制文件...

gcc fortran cpu-architecture gfortran arm64

回答 1 投票 0

按下电源按钮时硬件中断？

当我们第一次按下开机按钮时，在笔记本电脑上，是否会发生硬件中断？我在多个地方读到： “一旦系统收到来自...的“电源良好”信号...

operating-system interrupt cpu-architecture boot

回答 2 投票 0

程序计数器递增

CPU中的程序计数器是否需要一直加1？当检测到跳转指令时，它只是指向该地址，这是事实。但除此之外，我们是否使程序计数器递增......

cpu cpu-architecture program-counter

回答 1 投票 0

锁获取函数是原子的吗？

我正在研究锁定/解锁示例，我有一个关于测试和设置的问题这是使用 Test&Set 函数的锁获取和释放逻辑。测试&设置将其视为线程 A ha...

multithreading cpu-architecture atomic

回答 1 投票 0

const ref 传递哪个大小比复制更快？

我读过通过引用或指针传递字符或短整型比按值传递慢吗？第一个答案提到了以下内容：无论你做什么，编译器都可以自由地更改任何内容，因为

c++ cpu-architecture

回答 1 投票 0

了解微架构原因，使更长的代码执行速度提高 4 倍（AMD Zen 2 架构）

我有以下 C++17 代码，是在 x64 模式下使用 VS 2019（版本 16.8.6）编译的： struct __declspec(align(16)) Vec2f { 浮点 v[2]; }; struct __declspec(align(16)) Vec4f { 浮点 v[4]; }; 圣...

c++ assembly x86 cpu-architecture amd-processor

回答 1 投票 0

每个分支错误预测的浪费周期数会相差很大吗？为什么？

当了解按顺序执行的基本 5 级流水线处理器时，当处理器被刷新时，每个分支错误预测的浪费周期数是一个常数。但什么

performance cpu-architecture branch-prediction

回答 1 投票 0

当我们说内存控制器时，它是指仅管理 RAM 和处理器之间通信的组件吗？

一般来说，内存控制器是什么意思？它只是处理器和 RAM 之间的桥梁还是也适用于其他内存设备？无法清楚地理解内存控制器是否仅用于

memory cpu-architecture

回答 1 投票 0

左移指令中，为什么使用rt而不是rs作为源寄存器？

R型格式在左移/右移指令中，rt 用作源寄存器。是否有任何理由使用 rt 而不是 rs 作为源寄存器？我看到了一些类似的问题答案...

mips cpu-architecture

回答 1 投票 0

在循环迭代之间消耗整个缓存线有什么特别的好处吗？

我的程序添加了浮点数组，并在通过 MSVC 和 G++ 进行最大优化编译时展开 4 倍。我不明白为什么两个编译器都选择展开 4x，所以我做了一些测试，发现只有

c++ visual-c++ cpu-architecture simd cpu-cache

回答 1 投票 0

在RISC-V架构中，跳转指令（条件或JAL/JALR）是否会像其余指令一样将PC增加4？

我正在开发 RISC-V CPU 模拟器并已实现所有指令。问题是我不确定跳跃是否失败。这是我目前为 BGEU 实施的实施方案...

cpu-architecture riscv

回答 1 投票 0

单循环法如何计算Tc？

考虑一个处理器在执行指令时会经历以下六个阶段 A栏 B栏如果 120纳秒 ID 200纳秒前任 150纳秒先生 150纳秒分子量 180纳秒世界银行 250纳秒找出总数

mips cpu-architecture mips32

回答 1 投票 0

最新问题

© www.soinside.com 2019 - 2025. All rights reserved.