cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

CPU 只能用补码工作吗？

我对二进制补码和简单的 CPU 任务有一些基本的疑问。 CPU 是否总是使用二进制补码工作？如果不是，它如何知道何时应用它进行减法。从我的角度来看，我

math cpu cpu-architecture subtraction twos-complement

回答 1 投票 0

明明可以定分店，为什么还要摆摊？

我正在学习流水线，并且正在阅读《计算机组织与设计：硬件/软件接口》（MIPS 版）一书中的控制风险。书中有一段话（

mips cpu-architecture branch-prediction pipelining

回答 1 投票 0

嵌入式编程中 `if` 的 CPU 成本？ [关闭]

我目前正在研究用于运动控制的实时固件，其中每条指令都很关键。该架构基于每 50 微秒触发一次的硬件中断。中央处理器...

c++ c pipeline cpu-architecture

回答 0 投票 0

英特尔高速缓存分配技术是否允许一组中的 CPU 命中另一组中的高速缓存行？

在MESI协议中，如果一个cacheline需要加载到一个cache中，CPU会下发一个PrRd。根据缓存行是否已经在另一个缓存中，发出 BusRd。而其他缓存将...

cpu cpu-architecture intel cpu-cache

回答 1 投票 0

通风非常快[关闭]

清理电脑后，我的通风系统发疯了，特别是在机箱内部。嗨，我想问那些对PC结构足够了解的人：所以昨天我

cpu-architecture

回答 0 投票 0

6502cpu怎么会有8位数据总线？

如果 6502 需要 8 位用于操作码，而 8 或 16 位用于地址或数字等数据，那么它怎么只有 8 位数据总线。为什么不是 24 位？这让我很困惑，因为...

cpu cpu-architecture 6502

回答 1 投票 0

如何跟踪指令在流水线处理器中的位置？

让我们有一个规范的 5 级“开源”流水线处理器，稍后我们将在其上运行软件仿真。处理器在第一阶段从内存中获取指令 IF...

simulation cpu-architecture hardware cpu-registers riscv

回答 0 投票 0

虚拟内存问题：我们需要多少页表级别来映射所有系统的虚拟内存？

考虑一个具有虚拟内存的 36 位字节可寻址系统。系统最多可安装 32 GB 的物理内存，页面大小为 16 KB。每个页表条目占用 4 个字节...

computer-science cpu-architecture virtual-memory

回答 0 投票 0

为什么 LLC 相关的性能事件在 perf 中共享相同的事件 id？

我用的是Intel spr架构，内核版本5.14，perf版本4.18。我尝试根据这个答案中的方法来分析LLC相关事件的含义，但是发现...

caching cpu-architecture intel perf intel-pmu

回答 0 投票 0

QEMU 上的测试指令实现

我使用辅助函数扩展了特定架构的基于 QEMU 的指令集。我如何着手测试它们的实施？是否有任何标准的 QEMU 测试实践或我...

c cpu-architecture qemu

回答 0 投票 0

如何将 CPU 名称转换为用于 MinGW 的 -march 和 -mtune 的字符串？

我正在构建一个安装程序/下载程序来检测架构并下载使用该架构编译的主要可执行文件的版本。如果它还不存在，它将在

c++ windows gcc mingw cpu-architecture

回答 2 投票 0

如何修改缓存模拟器的 FIFO 实现中的读取函数

我有一个缓存模拟器，它实现了缓存的FIFO方法，这里是我的结构变量供参考： #include #include #define DRAM_SIZE 1048576 类型定义...

c caching cpu-architecture simulator

回答 1 投票 0

如何在Flutter中获取设备cpu架构？

我想获取设备（Android和iOS）的CPU架构信息。我尝试了一些软件包，例如 system_info2 和 system_info_fetch，但它们对我不起作用。

flutter cpu-architecture

回答 0 投票 0

如何在我的缓存模拟中纠正我的写函数和/或我的辅助函数？

我有一个实现了 FIFO 方法的缓存的模拟，下面是关于缓存本身的详细信息： • 缓存有两级 • 一个缓存块为16 字节。 • 每个地址访问1个字节...

c caching simulation cpu-architecture

回答 0 投票 0

我怎样才能完成我的写函数来模拟所有缓存级别的写请求？

我有一些函数可以处理来自具有这些规范的缓存的读取请求：缓存有两个级别：一个缓存块是 16 字节。每个地址访问 1 个字节的数据。 L1 ...

c caching cpu-architecture simulator cpu-cache

回答 0 投票 0

寄存器分配相关的Arm性能问题

我目前正在使用 cortex A77 cpu 的嵌入式板上测量以下代码的性能。 void kernel_func_x16(unsigned char* __restrict input_data, unsigned char* __restrict output_da...

performance assembly cpu-architecture arm64

回答 0 投票 0

谁能帮我做 phase_2 炸弹实验室？

这是我的 x86 说明，我不确定如何理解它并通过它来化解第 2 阶段在此处输入图像描述我不确定什么技巧可以帮助解决这种类型的

x86-64 cpu-architecture binary-bomb

回答 0 投票 0

是否有一个通用的公式来查找缓存块的大小和/或块大小？

我正在练习缓存，我偶然发现了一个问题，内容如下：具有 16 位地址的字节可寻址系统附带一个三路集关联、回写缓存（即每个 bl...

caching cpu-architecture

回答 0 投票 0

如果给我一个C程序，我如何计算未命中率？

我正在练习缓存，我偶然发现了这个问题：考虑以下程序：类型定义结构 { 整数值； // 我们关心的值浮动阿尔法；浮动测试版；浮动伽玛...

c caching cpu-architecture

回答 0 投票 0

新的CPU指令是否经常使用？兼容性是如何实现的？

我正在查看为最近发布的游戏指定的最低 CPU，这让我开始考虑 CPU 兼容性。 x86 和 AMD64 背后的主要卖点之一是向后兼容......

linux windows x86 x86-64 cpu-architecture

回答 0 投票 0

cpu-architecture 相关问题

最新问题