cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

是什么原因导致仅用户空间进程的性能统计中出现内核内存操作？

我正在运行一个简单的程序，其中：固定到 CPU 1 的线程从预分配和初始化的 2GB 内存区域执行随机读取，并且在内存访问循环期间不会进行任何系统调用...

c++ performance x86 cpu-architecture perf

回答 1 投票 0

更改 GCC 中的指令集

我想使用模拟器在现有架构（x86）上测试一些架构更改。然而，为了正确测试它们并运行基准测试，我可能需要对指令进行一些更改...

gcc x86 cpu-architecture instruction-set

回答 3 投票 0

了解内存控制器 RPQ/WPQ 加载和 ntstore 的排序保证

我试图了解当 RPQ 之间存在显着的队列压力差异时，内存控制器如何维护非临时加载和非临时存储之间的程序顺序（读取待处理...

assembly x86 x86-64 cpu-architecture memory-model

回答 1 投票 0

多核CPU上2条指令可以真正同时执行吗

假设x86多核PC架构... 假设有 2 个内核（能够执行 2 个独立的指令流），CPU 和 RAM 之间的接口是内存总线。可以2

memory parallel-processing x86 cpu-architecture superscalar

回答 1 投票 0

多线程 (pthreads) 应用程序是否可以在双插槽服务器的两个 CPU 上运行线程？对锁/内存延迟有什么影响？

我见过带有两个CPU插槽的服务器主板，我想知道这样的服务器是如何工作的。如果两个插座必须通过主板上的某个接口相互通信才能维护...

multithreading performance cpu-architecture

回答 1 投票 0

计算机体系结构数学，在计算次要时不计算指令丢失率，而是计算主要和次要的数据丢失率？

假设您有一个使用 4 级管道和二级缓存的处理器。在此处理器中，关键参数值为 4 ns。主要和次要的缓存未命中惩罚...

assembly cpu-architecture

回答 1 投票 0

MATLAB 如何区分 P 核和 E 核？

众所周知，现代CPU既有性能核心（P核心），也有效率核心（E核心），不同类型的CPU核心有不同的用途，针对不同的任务而设计。 P-...

matlab cpu-architecture cpu-cores

回答 1 投票 0

使用System.getProperty("os.arch")检查是否是armeabi cpu

我在一些旧的 4.2.2- 设备（galaxy s3 mini、galaxy ace 3、galaxy fresh 等）上遇到 RenderScript 的以下问题 - Android - Renderscript 支持库 - 加载 RS jni 库时出错...

android cpu-architecture

回答 2 投票 0

在哪里可以找到有关处理器支持设置数据断点的最大字节数的信息？

在Visual Studio中，您可以在数据上设置断点，以便当数据发生变异时，断点触发。这似乎依赖于硬件支持，而我当前的处理器仅支持 4 个字节（

debugging cpu-architecture breakpoints visual-studio-debugging watchpoint

回答 1 投票 0

如何通过.NET Core查找物理CPU核心数（不是逻辑SMT超线程）？

我想检测实际物理核心的数量，而不是逻辑核心的数量，当更多线程竞争私有每核心缓存时，工作负载会出现负扩展，和/或具有足够高的 IPC...

.net .net-core cpu cpu-architecture hyperthreading

回答 1 投票 0

收集缓存数据来表征驻留的0/1位

我是一年级博士生。学生（研究助理）。我正在尝试提高缓存和 DRAM 之间的传输速率。为此，我计划集成一种良好的压缩技术（或其他一些

memory cpu-architecture cpu-cache

回答 1 投票 0

AVR的“ADC r18,r18”和“ROL r18”的区别

AVR 同时具有 ADC（带进位加法）和 ROL（进位左移）指令。然而，在我看来，ROL 根本不需要，并且 ADC r, r 实现了相同的目的。据我所知...

assembly cpu-architecture avr instruction-set carryflag

回答 1 投票 0

传统 x86（Intel-VT 和 AMD-SVM 之前）是否支持 Type 1 Hypervisor？

我熟悉动态转换和陷阱与仿真（Type1 Hypervisor）概念。让我困惑的是，很多文章通常将动态翻译和类型 1 hypervis 结合起来......

x86 virtual-machine emulation cpu-architecture qemu

回答 1 投票 0

C++原子变量内存顺序问题无法重现

大家。我编写了一个演示来重现 cppreference 中引用的问题。 cpp参考演示我发现一些文档和博客说这可能不会在 x86 芯片上重现，但在 ARM 芯片上，是...

c++ multithreading cpu-architecture atomic memory-barriers

回答 1 投票 0

状态寄存器会影响CPU中的数据存储吗？

当您在 x86 或 x86_64 中执行算术运算时，例如导致设置溢出标志或任何其他标志，设置的位是否会影响哪个寄存器的结果值...

assembly x86 cpu-architecture cpu-registers eflags

回答 1 投票 0

x86 操作系统中是否指定/限制了页表位置？

我熟悉MIPS架构，它有一个软件管理的TLB。因此，如何以及在何处存储页表和页表条目完全取决于您。例如我做了一个项目

operating-system x86 virtual-memory cpu-architecture

回答 1 投票 0

CPU 是否有硬件“数学缓存”或字典来存储简单数学运算的结果以加快处理速度？

对于 sqrt(2)、1 / 2、1 + 1、10^2、1 * 0、tan(45) 等简单的数学运算，CPU 是否包含某种硬件表，其结果为这些操作实际上并不是......

performance math cpu cpu-architecture

回答 1 投票 0

在 C 源代码中保留带有分支布局的执行管道？ CPU 或编译器从哪个预测开始？ [重复]

经常检查返回类型是否有错误。但是，可以用不同的方式指定将继续执行的代码。如果（！ret） { doNoErrorCode(); } 退出（1）；或者如果（返回） { 退出（1）； }

c cpu-architecture compiler-optimization micro-optimization branch-prediction

回答 2 投票 0

保留执行管道

c cpu-architecture micro-optimization

回答 2 投票 0

简单的流水线和超标量架构

考虑这个指令流程图...... 取指令->指令译码->取操作数->指令执行->写回假设一个处理器支持 cisc 和 risc...就像...

cpu-architecture instruction-set instructions pipelining

回答 1 投票 0

cpu-architecture 相关问题

最新问题