现在，我怀疑您会发现一个由L4缓存制造的单个处理器。 如果您只有一个级别的缓存，那将是您的L1缓存。我看不到将其称为L4的意义。
1love您还有另一个根本的问题，这个怪异的问题源于该问题（XY问题）。由于有一个与L1高速缓存关联的线条填充缓冲区（LFB），因此在LFB中分配了一个条目来跟踪此错过（在发送数据时检索并组装了缓存线）。
内存控制器将进一步将请求发送到适当的DRAM芯片，该芯片将激活包含数据的相应行，然后是适当的列。 该过程的这一部分负责您提到的大多数延迟。 由于在您的情况下，总线能够一次传输16个字节，因此将数据传输到处理器将在4个单独的总线交易中发生，从DRAM到处理器。