根据 IEEE-1800-2012, 23.10 覆盖模块参数：
具有范围规范但没有类型的值参数 规范，应具有参数声明的范围和 应未签名。覆盖值应转换为类型 和参数范围。
我想知道为什么在这种情况下参数应该是无符号的？符号与范围有何关系？
很多感谢
所有位级变量、参数和网络的声明默认都是无符号，除非您明确使用
signed
int
integer
顺便说一句，您应该使用当前的 IEEE 1800-2023 SystemVerilog LRM