仅重定向 vivado tcl 命令 launch_simulation 的模拟输出

Question

我有一个 verilog 测试平台，其中有很多

$display

和

$monitor

命令。我正在使用

launch_simulation

命令在 tcl 命令行上运行模拟。

除了模拟输出之外，该命令还生成大量信息和编译状态、详细说明等。因此，使用通用

>

将输出重定向到文件也会将编译和详细说明日志也写入文件。

有没有办法将测试平台输出写入文件（在 tcl 模式下将

launch_simulation

与 vivado 一起使用时）？

Answer 1

尝试使用单独的 Tcl 命令进行编译并运行模拟。例如：

launch_simulation -step compile
launch_simulation -step elaborate
launch_simulation -step simulate > output.txt

或者这个：

set_property -name xsim.simulate.runtime -value 0 -objects [get_filesets sim_1]
launch_simulation
run 1ms > output.txt