将8位二进制转换为BCD值

Question

我在这上面花了无数个小时，我终于决定我真的需要一些帮助..所以我在这里。

基本上我所做的就是从 ADC 获取 8 位输入，然后将该值转换为 BCD 以显示在七段板上。这是到目前为止我的代码：

Library IEEE ;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.numeric_std.all;
use IEEE.std_logic_unsigned.all;

entity Voltage_LUT is
  Port ( scaled_value : in  unsigned(7 downto 0);
         true_value : out  STD_LOGIC_VECTOR (15 downto 0)
  );
end Voltage_LUT;

architecture Behavioral of Voltage_LUT is

  function  divide  (a : UNSIGNED; b : UNSIGNED) return unsigned is
    variable a1 : unsigned(a'length-1 downto 0):=a;
    variable b1 : unsigned(b'length-1 downto 0):=b;
    variable p1 : unsigned(b'length downto 0):= (others => '0');
    variable i : integer:=0;
  begin
    for i in 0 to b'length-1 loop
      p1(b'length-1 downto 1) := p1(b'length-2 downto 0);
      p1(0) := a1(a'length-1);
      a1(a'length-1 downto 1) := a1(a'length-2 downto 0);
      p1 := p1-b1;
      if(p1(b'length-1) ='1') then
        a1(0) :='0';
        p1 := p1+b1;
      else
        a1(0) :='1';
      end if;
    end loop;
    return a1;
  end divide;

  signal  adj: unsigned(7 downto -2);    --adjusted to max 90
  signal  max_value: unsigned(7 downto 0):= "11111111" ;    --adjusted to max 90
  signal  MSB_int: integer;   -- integer form of MSB
  signal  LSB_int: integer;    --integer form of LSB
  signal  adj2: unsigned(15 downto 0);    --converted from adjusted integer to binary
  signal  LSB: STD_LOGIC_VECTOR (3 downto 0);    --BCD for LSB
  signal  MSB: STD_LOGIC_VECTOR (3 downto 0);    --BCD for MSB
  signal  OFF: STD_LOGIC_VECTOR (3 downto 0):="1010";    --defined to be segment OFF
  signal  V: STD_LOGIC_VECTOR (3 downto 0):="1011";    --defined to be letter V

begin

  adj <= divide ( scaled_value , max_value );
  adj2 <= adj* "00001001" ;

end Behavioral;    

本质上，我正在做的是从 ADC 获取 8 位值，然后将其表示为最大值（即 9）的一部分，然后我必须将其转换为 BCD...但是当我运行此代码时，我我收到一条错误消息：

第 38 行：索引值 <-2> 超出数组

的范围 [0:2147483647]

我需要除法的答案是一个二进制数（带小数，例如11001.110），这样当我乘以9时它会是准确的...

Answer 1

违规行是：

signal  adj: unsigned(7 downto -2);

类型

unsigned

不支持负范围。如果您想将结果视为带有小数部分的定点值，您有多种选择，包括：

• 如果您有符合 VHDL-2008 的工具，则可以使用

  ieee.fixed_pkg

  ，其中包括

  ufixed

  类型，它 支持负索引，就像您尝试使用

  unsigned

  所做的那样。

• 如果您没有有VHDL-2008兼容工具，您始终可以虚拟地管理二进制点，即声明：

  signal  adj: unsigned(9 downto 0);
  

  不幸的是，使用这种方法，您将需要手动进行记账。由于您似乎只进行乘法和除法，因此您不必担心对齐二进制小数点。这个值是否“准确”取决于你在后续逻辑中如何使用它。