cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

在具有按顺序管道的CPU中是否存在ROB？ [关闭]

x86 arm cpu pipeline cpu-architecture

回答 1 投票 1

说明同时表示数据危险和控制危险的代码？

这是数据危险的示例：MOV AL，25 MOV BL，10 ADD CL，AL，BL LOAD DL，CL在此汇编代码中，我们可以看到LOAD DL指令CL仅在以下情况下才能执行：添加CL，...

assembly cpu-architecture

回答 1 投票 0

4x4乘法器的VHDL代码，使用移位和加法

我正在尝试使用完全加法器在VHDL中构建4x4乘法器，我对VHDL相当陌生，在理解某些内容时遇到了一些麻烦。我正在尝试编写VHDL代码来表示以下内容...

vhdl cpu-architecture multiplication circuit ladder-logic

回答 1 投票 0

MIPS中分支指令的NOPS数量

我们最近在讨论单周期和流水线处理器时在电路课上讨论了NOP。如果我们具有以下代码：将$ t1，$ t2，$ t3子添加到$ t4，$ t1，$ t0中会有数据危险...

assembly process mips cpu-architecture

回答 2 投票 1

如何在MIPS数据路径图中实现bgtz，并找到其各自的控制值？

我有一个单周期MIPS数据路径图，该图的设计使其可以轻松处理lw，sw和add等指令。例如，当我们要确定...

assembly x86 mips cpu-architecture

回答 1 投票 0

调整数学/计算精度以提高计算效率，包括三角函数//最佳2d碰撞算法[关闭]

我在节省计算和cpu架构的计算能力方面存在一些问题，因为我想与朋友一起创建一个2D游戏，该游戏可以处理尽可能多的对象和参数，以供学习...

python algorithm assembly computer-science cpu-architecture

回答 1 投票 0

现代CPU与GPU可以完成多少级流水线操作？

这些幻灯片中的红色表示，GPU通常具有比CPU更深的流水线。 GPU有更深层次的流水线（数千个阶段，而CPU则为10-20个阶段）我想找到更多的数字...

assembly gpu cpu cpu-architecture

回答 3 投票 2

为什么lw和sw 00的ALU操作码？

我正在尝试绕过数据路径及其在MIPS编程中的工作方式。低估它的一部分是理解ALU操作码，该操作码本质上告诉ALU哪些操作要进行...

assembly mips cpu-architecture alu

回答 1 投票 0

如何使Python使用外部硬盘驱动器作为工作区？

如何更改Python临时工作文件夹？我正在从Python运行一些SQLite查询，因为它需要很多硬盘驱动器（最小的表是〜5Gb）空间，所以我正在使用外部硬盘驱动器。 ...

python windows python-2.7 cpu-architecture pc

回答 2 投票 -1

关于操作系统状态

在非抢先式CPU调度方案中，当进程或线程从等待状态切换到就绪状态时，可以进行调度吗？为什么

operating-system computer-science scheduling cpu-architecture multitasking

回答 1 投票 0

存储缓冲区和重排序缓冲区是否都用于推测性指令？

我知道重新排序缓冲区可以用作推测性执行需求的历史记录缓冲区，它还允许将寄存器重命名为ROB条目（以破坏命名的依赖关系，如...

x86 cpu-architecture

回答 1 投票 0

Intel的CLWB指令使缓存行无效

我正在尝试为Intel的clwb指令找到不会使高速缓存行无效的配置或内存访问模式。我正在使用NVDIMM的Intel Xeon Gold 5218处理器进行测试。 Linux版本...

x86 intel cpu-architecture cpu-cache persistent-memory

回答 1 投票 4

CPU如何预测二进制文件的二进制信息序列中的指令和数据限制？

CPU如何将指令与数据区分开？在执行代码时，CPU如何确定指令的长度（从1字节到最大15字节不等）？如果假设cpu不...

x86 cpu-architecture machine-code instruction-set illegal-instruction

回答 1 投票 0

在Windows 10中进行新分区时出错[关闭]

windows error-handling computer-vision computer-science cpu-architecture

回答 1 投票 -3

MESI协议＆std :: atomic-是否可以确保所有写操作立即对其他线程可见？

关于std :: atomic，C ++ 11标准指出，在“合理的时间量”内，存储到原子变量的变量将对该变量的负载可见。来自29.3p13：...

c++ cpu-architecture memory-model stdatomic mesi

回答 1 投票 0

我们为什么不设计计算机直接执行高级编程？

我一直认为，当今的计算机已经被编程为可以直接执行高级编程，但是显然不是。我们还没有这样做的任何特定原因吗？ ...

cpu-architecture high-level-architecture

回答 2 投票 -1

为什么某些CPU具有不同的指令来执行有符号和无符号操作？

假设我们具有以下二进制数字及其表示形式：|斌|未签名|签名| |：---：| ---------- | ---------- | | 110 | 6 | -2 | | 111 | 7 | -1 | ...

binary cpu cpu-architecture instructions

回答 1 投票 0

RISC访问地址大于最大整数寄存器

假设您正在运行32位RISC系统。您将使用什么指令来访问64位存储器地址？在CISC指令集中，您可以简单地使用多字传递额外的字...

assembly cpu-architecture memory-address addressing-mode risc

回答 2 投票 1

给定执行时间，指令计数和时钟速率，计算每条指令的平均周期

所以我正在学习计算机体系结构，在这里我们必须考虑不同的处理器及其时钟，而且我不禁感到在计算平均CPI时，我的计算已不可用。对于...

assembly cpu-architecture cpu-cycles

回答 1 投票 0

Origin的bigO使用多少个处理器？

[考试中我们有一个问题，台式计算机是否是多处理器。现在我们正在讨论Origin的BigO pc是使用单个微处理器还是使用了多个...

cpu-architecture microprocessors processors

回答 1 投票 0

cpu-architecture 相关问题

最新问题