cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

我最近在32核Skylake Intel处理器上对std :: atomic :: fetch_add与std :: atomic :: compare_exchange_strong进行了基准测试。毫不奇怪（从我听说过的关于fetch_add的神话中可以看出，fetch_add是...

c++ assembly x86 atomic cpu-architecture

回答 2 投票 6

直接映射的缓存示例

我对Direct Mapped Cache主题感到非常困惑，我一直在寻找一个很好的解释示例，这让我比以往更加困惑。例如：我有2048个字节...

caching assembly cpu-architecture cpu-cache

回答 1 投票 0

如何在C代码中区分armhf（ARMv7）和armel（ARMv4）？

在我正在写的可执行文件中，我有2个实现相同功能的实现，一个实现用于armhf（快速），另一个实现用于armel（慢速）。在运行时，我想检测CPU类型，然后调用armhf ...

c linux gcc arm cpu-architecture

回答 1 投票 0

缓存的内部级别可以写在包含的外部级别的缓存内部吗？

我曾问过类似的问题：较低级别的缓存是否可以具有较高的关联性，并且仍然保持包含性？假设我们有2级缓存。（L1最接近CPU（内部/较低级别），L2 ...

caching memory memory-management cpu-architecture cpu-cache

回答 1 投票 1

能否将缓存的外部级别写回并仍保留包含？

我曾问过类似的问题：较低级别的缓存是否可以具有较高的关联性，并且仍然保持包含性？假设我们有2级缓存。（L1最接近CPU，L2最接近main ...

caching memory memory-management cpu-architecture cpu-cache

回答 1 投票 1

为什么在pushl指令的执行中rA：rB是2：8而不是2：f？

[我正在阅读《计算机系统：程序员的观点》的第4章，并了解顺序Y86的实现。这是汇编代码：然后我们跟踪pushl的执行...

assembly cpu-architecture instructions y86

回答 1 投票 0

为何在Cortex-A72上使用-O0而不是-O3的简单紧密循环导致如此高的周期变化？

我正在围绕获取一段代码的高度一致的运行时进行一些实验。我当前正在计时的代码是一个相当随意的CPU负担的工作量：int cpu_workload_external_O3（）{...

performance assembly arm cpu-architecture performancecounter

回答 1 投票 4

PIPT L1高速缓存也为VIPT，在不将索引转换为物理的情况下访问集合的最小关联性

这个问题是在本科计算机架构课程中有关虚拟内存的部分中提出的。助教和教授都无法充分回答，...

caching cpu-architecture virtual-memory cpu-cache

回答 1 投票 3

2位分支预测器的状态

cpu-architecture branch-prediction

回答 1 投票 1

在Android中拆分应用时使用应用包

我的应用程序正在使用本机库，为了减小apk大小，我使用了apk拆分，如下拆分{abi {enable true reset（）include'x86_64'，'x86'，...

android cpu-architecture android-app-bundle

回答 1 投票 0

Shell脚本：在POSIX系统上以可编程方式获取CPU供应商的可移植方式

是否有一种可移植的方法来以外壳程序脚本的方式可编程地获取POSIX系统上的CPU供应商信息？特别是，我需要告诉x86_64 / AMD64 CPU是否由Intel或AMD出售。方法...

bash shell posix cpu-architecture

回答 1 投票 1

英特尔微码更新版本号，含义为[关闭]

linux x86 intel cpu-architecture microcoding

回答 1 投票 1

为什么内存重排序在单核/处理器机器上不是问题？

请考虑以下示例，该示例取自Wikipedia，稍作改动，其中程序的步骤对应于各个处理器指令：x = 0; f = 0;线程＃1：while（f == 0）; ...

multithreading synchronization cpu-architecture low-level memory-barriers

回答 1 投票 1

今天有没有活用两个堆栈的CPU体系结构？

一般来说，使用两个堆栈来防止缓冲区溢出探索更简单吗？一个堆栈用于变量和传递参数，另一个堆栈用于返回地址。或诸如NX / XD位（在AMD / ...上）之类的东西

assembly cpu-architecture

回答 2 投票 0

嵌套分支和推测执行会发生什么？

好，所以我知道，如果特定条件分支的条件需要花费时间来计算（例如，内存访问），则CPU会假定条件结果，并推测性地执行...

cpu-architecture nested-if branch-prediction speculative-execution

回答 1 投票 3

如果高速缓存具有回写策略，将写入多少字节？

数组A包含256个元素，每个元素4个字节。它的第一个元素存储在物理地址4096.数组B包含512个元素，每个元素4个字节。它的第一个元素存储在物理地址8192中。...

caching memory-management cpu-architecture

回答 1 投票 -1

MESI中排他状态的优势？

我了解，使用MSI，如果我们有一块处于共享状态的内存，即使没有其他人使用它，我们也必须广播要修改的消息。这是MESI解决的问题。 ...

caching cpu-architecture cpu-cache mesi

回答 1 投票 0

使用间接寻址模式时如何获得1230作为值？

我正在尝试解决如下作业问题：假定我们在给定的存储位置中具有以下值：还假定基址寄存器R1存储200，并且为...

cpu-architecture memory-address addressing-mode

回答 1 投票 -1

为什么要重命名寄存器，何时可以增加体系结构中的寄存器数量？

[在处理器中，为什么不能简单地增加寄存器的数量而不是拥有巨大的重排序缓冲区并映射寄存器以解决名称依赖关系？

rename cpu-architecture cpu-registers

回答 2 投票 1

计算存储在TAG字段中的值

问题：考虑一个具有4096块缓存的计算机系统。每个块可以存储16个字节。存储在保存内存块的缓存块的TAG字段中的值将是什么...

caching cpu cpu-architecture

回答 1 投票 0

cpu-architecture 相关问题

最新问题