riscv 相关问题

RISC-V是一种新的指令集架构（ISA），最初设计用于支持计算机体系结构研究和教育，现在已成为RISC-V Foundation治理下的行业实现的标准开放架构。

如何在Risc-V“10000”中存储大于4095的数字：操作数超出范围

嗨，我正在尝试存储一个数字用于除法目的，但当我尝试汇编程序时出现此错误 “10000”：操作数超出范围有问题的代码看起来像...

riscv rars-simulator

回答 1 投票 0

在 Spike 模拟器中获取已执行指令的跟踪

请提供各种方法来使用 Spike 模拟器生成 C 代码执行指令的跟踪。我创建了一个简单的“Hello World”C 文件并生成了 hello.elf 和...

assembly profiling trace riscv spike-simulator

回答 1 投票 0

编译 linux 内核时出现 riscv csr 无法识别的操作码错误

我正在尝试为 riscv64 安装 linux 内核 5.15。我收到以下消息 - ./arch/riscv/include/asm/vdso/gettimeofday.h:71：错误：无法识别的操作码“csrr a5,0xc01”，扩展名“zicsr”需要...

linux gcc linux-kernel riscv

回答 1 投票 0

如何在RISC-V汇编中实现C的puts函数？

我正在尝试在汇编中实现 put 。我已经编写了一个 putchar 函数来将一个字符写入 STDOUT，但我正在努力使用它来创建一个循环，通过调用 putch 来打印整个字符串...

assembly riscv

回答 1 投票 0

将负值加载到 RISC-V 中

我有一个作业，必须将值加载到寄存器 s7 中，一切正常，直到达到 -2999。` xor s7, s7, s7 # Clear s7 addi s7, s7, 29 # 将 29 添加到 s7 # b. -214 异或...

assembly riscv

回答 1 投票 0

如何为RISC-V编译GCC编译器

我的 RISCV 机器中需要 GCC10，因此我想知道是否更推荐下载源代码并 1）在同一个 RISCV 中编译它们，或 2）从 .. .

gcc riscv

回答 1 投票 0

我的递归 RISCV 汇编代码返回与输入相同的值

我的任务：编写一个汇编程序，使用递归将数字 42 添加到总和 𝑛 次，其中 𝑛 由输入给出。我遇到的问题是，每次输入一个值，都是一样的...

c recursion assembly riscv

回答 2 投票 0

如何在没有 UB 的情况下检索 risc-v32 上的 sp？

我的目标是 riscv32-unknown-elf (piccolo32)，所以它有一个堆栈。因此编译器可以并且将会使用它。具有 volatile 的代码如下所示： void* 易失性 sd = nullptr; // 易变到上一个...

c++ riscv riscv32

回答 1 投票 0

第 76 行中的 RISC-V 汇编错误：0x004000bc 处的运行时异常：地址超出范围 0x00000000

我已经研究这个代码好几天了，但我完全没有修复它的想法。无论我做什么，这个运行时异常都不会发生任何变化。我该如何修复它？对于上下文我正在尝试...

java assembly runtime-error riscv rars-simulator

回答 1 投票 0

RISCV架构中调试模式发生异常如何结束程序缓冲区的执行？

以下引用摘自 riscv-debug-spec 版本 0.132。异常不会更新任何寄存器。其中包括 Cause、epc、tval、dpc 和 mstatus。他们确实结束了程序增益的执行...

cpu-architecture privileges riscv

回答 1 投票 0

我可以流水线化多周期 risc v 核心吗？如何？

我有一个 risc v 多周期核心 picorv32，每条指令都经过 3 个阶段获取、加载寄存器和执行，这是三个主要的其他操作也在执行，所以我想要管道...

architecture pipeline cpu-architecture riscv multicore

回答 1 投票 0

这个RISCV版本中TCM与Icache有什么联系？

在这个页面的中间（https://github.com/ultraembedded/riscv），有一个关于核心的框图，我真的不知道TCM与Icache在同一个块中做什么？这是一个选择吗...

latency riscv tcm

回答 2 投票 0

如何将字符作为用户输入并将其存储到寄存器而不使用 RISC-V 中的任何伪指令？

我试图从 RISC-V 中的用户输入中获取一个字符，但作业的限制表明我不能使用除“la”之外的任何伪指令。我发现的每个例子都使用“li&...

mips riscv

回答 1 投票 0

我从哪里开始制作基本的 riscv64 裸机操作系统？ [已关闭]

我从哪里开始制作裸机操作系统？我如何制作 riscv64 裸机操作系统？我的意思是，就像一个可以充当文本编辑器的操作系统，这样你就可以输入和使用退格键、移位键和大写字母……

operating-system riscv osdev

回答 1 投票 0

像 F 这样的 RISC-V 扩展到底是如何在流水线处理器中实现的

我知道典型的浮点运算比典型的整数运算要慢得多，所以我不太确定哪种方法（es？）适合实现 RV32IF 处理器...

floating-point cpu-architecture hardware riscv pipelining

回答 1 投票 0

FPGA 上 RISCV CPU 的链接器脚本，堆栈不在我期望的位置？

在过去的几个月里，我在 FPGA 上实现了 RV32I CPU。到目前为止，我只是使用一些汇编代码对其进行了测试。这周我决定用 C 语言尝试一个简单的测试程序。源代码...

gcc embedded riscv linker-scripts

回答 1 投票 0

QEMU 模拟的 E1000 是否在每次收到数据包后发送中断？

我正在做网络驱动程序实验室（MIT 6.1810 的一部分）当接收到多个数据包时（在多个进程同时 ping 的情况下），E1000 仅发出 1 个中断（因此当

c kernel qemu riscv xv6

回答 1 投票 0

如何将十六进制编码的指令编译成ELF用于RISCV模拟？

我编写了一个随机RISCV32I指令生成器，它可以生成十六进制格式的指令，如果需要，也可以生成二进制格式的指令。举一个简短的例子，我有： 8E900D13 00000013 0b700e13

assembly compilation riscv machine-code

回答 1 投票 0

OpenSBI 提供哪些功能是 DTS 在模拟环境中所不具备的？

我一直在尝试RISC-V模拟器，主要是QEMU和mini-rv32ima，并接触到了OpenSBI。该项目将自身定义为： RISC-V 管理程序二进制接口 (SBI) 是

linux-kernel linux-device-driver emulation qemu riscv

回答 1 投票 0

RISC-V 汇编 - 插入符号地址的文字值

我正在探索如何同时使用 C 和 RISC-V 汇编，但遇到了困难。考虑以下执行矩阵乘法的 C 程序，其中矩阵定义为 extern float*。

c assembly gcc riscv

回答 1 投票 0

riscv 相关问题

最新问题