synthesis 相关问题

综合将高级电路描述转换为逻辑门中的实现。

这是一段代码，带有3个不同的always语句，应该是可合成的。问题如下：always_comb begin c_cntr1 = cntr1; c_func_val1 = diff（0，c_cntr1）; ...

system-verilog evaluation synthesis register-transfer-level

回答 1 投票 0

我在verilog中编写代码，循环通过活动通道。想法是跳过活动向量中标记为0的通道。我在simulatior的模拟器屏幕上测试了代码，它......

verilog fpga synthesis

回答 1 投票 2

有可能让python生成像正弦波一样的简单声音吗？有可用的模块吗？如果没有，你会如何创建自己的？还有，你需要某种......

python python-3.x python-2.7 audio synthesis

回答 7 投票 33

每当我通过Design Vision合成器传递以下行为代码时，我都会得到FFGEN实例，这意味着合成器将我的逻辑视为具有锁存器，即使它应该......

verilog synthesis

回答 2 投票 -1

API中的振荡器节点似乎具有立体声输出。有没有办法在一个立体声通道中调整输出频率以产生相位效应？无需创建......

javascript web-audio web-audio-api synthesis

回答 1 投票 0

我有一些类似的代码（下面是一个例子）：genvar x; genvar y;生成for（y = -off; y <off; y = y + 1）start for（x = -off; x <off; x = x + 1）begin ...

for-loop verilog assign synthesis

回答 1 投票 0

我通常不会在verilog中使用inout或高阻抗状态进行合成（假设内部逻辑最终必须将其作为标准CMOS 2状态逻辑实现）。 ...

verilog synthesis inout

回答 1 投票 0

至于Vivado如何验证设计可以说一般的矩阵乘法场景。如果目标FPGA板不可用，那么如何比较计算的速度比较......

c vivado synthesis

回答 2 投票 0

我正在尝试使用设计编译器中的简单通用内存模型进行综合。但我发现下面有一些错误信息，我使用简单的通用内存模型作为下面的模块......

memory verilog synthesis

回答 1 投票 0