synthesis 相关问题

综合将高级电路描述转换为逻辑门中的实现。

为什么使用 Quartus、Vivado 和 Libero 运行 Synthesis 每次都花费相同的时间?

对于我迄今为止使用过的所有 FPGA 工具:Intel Quartus Prime、Xilinx Vivado、Microsemi Libero SoC,每当我运行综合时,它总是花费相同的时间。我所期望的是

回答 1 投票 0

二维数组结构扁平化为寄存器?

在我的verilog代码中,我有一个数组声明: reg [8:0] 内存 [1024:0] ; 在程序块中,我有这个 总是@(posege clk) 对于 (i = 0; i < 8; i=i+1) begin ...

回答 1 投票 0

设计数字电路时,if 语句还是乘法(特定情况)哪个更省电?

我目前正在Verilog 2001中编写硬件加速器的代码,出现了一个我找不到答案的问题(也许我不知道如何搜索它): 有一个简单的

回答 1 投票 0

我的 FM 合成器实现有什么问题?

我正在尝试让 FM 合成器工作,该合成器使用波表振荡器,我正在调整 FM 合成的公式: 使用波表振荡器作为载波和调制器,所以我正在做一些事情......

回答 1 投票 0

Vivado 中的综合错误:[Synth 8-3380] 循环条件在 2000 次迭代后未收敛

模块 Delay_Module ( 输入线时钟, 输入线[3:0] data_in, 输入线[7:0]delay_cycles, 输出寄存器 [3:0] 输出数据 ); reg[4:0]计数器=0; reg[3:0]内存[0:47]; 整数...

回答 1 投票 0

具有多个输入和输出的可参数化 FIFO?

我想创建一个具有多个可参数化数量的输入和输出的 FIFO。也就是说,一旦有足够的数据,FIFO 就会将它们抽出。在我的用例中,我有 4 个输入,并且...

回答 1 投票 0

当一个verilog文件包含另一个verilog文件时,如何在synplify脚本(.tcl)中使用命令“+incdir+”?

我使用“`include”将一个verilog文件插入另一个verilog文件 当我使用 synplify 脚本(*.tcl) 尝试合成时,出现了一个错误: 无效的命令名称“+incd...

回答 1 投票 0

sdc文件中设置参数值的依据是什么?

最近,我做了一些 RTL 练习,例如除法器和序列检测器。我使用相同的sdc文件来综合,它来自一个开源项目。(项目链接)以下代码来自...

回答 1 投票 0

如何知道verilog代码是否可以合成?

我想弄清楚Verilog语法是否可以通过实践来综合。 RTL代码如下所示: 模块 CRC10(时钟、Data_In、CRC_En、CRC_Clr、CRC_Out); 输入时钟; 输入CRC_En; 在...

回答 1 投票 0

Vivado 不会合成 BRAM,而是制作 LUT

添加行 number_of_lines 后 <= ram[0], Vivado won't synthesize a BRAM component. Instead I got a LUT scheme. module bram3 (clka,clkb,ena,enb,wea,web,addra,dia,dib,doa,dob,rst); ...

回答 0 投票 0

Vivado linter:信号“out_reg”的推断锁存器

我是 Verilog 新手。我想编写一个简单的模块来进行时钟分频而不使用 PLL。该模块被命名为“uart_brg”,因为我计划稍后在 uart 模块中使用它来进行练习......

回答 2 投票 0

使用三元运算符而不是 if-else 语句重置触发器

我想知道是否可以用三元运算符替换触发器重置以最小化行数并提高可读性。下面的RTL在仿真和综合上有同样的效果吗?

回答 1 投票 0

赋值的左边必须有一个变量数据类型

我在组合作业上遇到了麻烦。我不明白为什么我不能使用始终组合结构来设置我的输出变量。当我使用分配时,我没有得到分配错误......

回答 1 投票 0

合成器能否在编译时注意故意的“Z”?

在 Verilog 中,我有一个输入端口,我想将其设为可选。它是微体系结构的起始引脚。如果用户不想手动驱动启动引脚,模块将使用自己的

回答 1 投票 0

如何在Vivado上合成Rocket-Chip?

我正在尝试在 Vivado 上合成 Rocket-Chip。我能够在 Vivado 上运行仿真并获得所需的结果。但是,当我综合相同的设计并运行综合后仿真时,我...

回答 2 投票 0

为什么我在vivado中仿真和合成后仿真结果不一样?

我模拟了 rtl 代码并获得了所需的输出,但是当我运行后合成功能模拟时,我在模拟器屏幕上看到一些随机信号并得到错误的输出。 这是我的...

回答 1 投票 0

综合工具如何处理模块中未使用的输出端口?

我建议我的同事去掉不用的输出口,但是他告诉我综合工具(比如DC)会自动去掉不用的口。我并不熟悉 DC 的工作原理。有人可以...

回答 0 投票 0

Vivado:行为仿真与综合后功能仿真不匹配

我在Vivado中遇到了一个奇怪的问题。目标是使用 VHDL 中的 Xilinx Artix-100T FPGA 为 adc 初始化 spi。但是,行为模拟和后综合之间存在不匹配

回答 2 投票 0

检查我设计的RTL代码是否被综合

根据结果,synthis的verilog代码是否可行? (你是如何确定 synthis 是否可行的?) 想看看可以合成的RTL代码,但是有没有多余的...

回答 0 投票 0

Verilog for loop使用oasys合成失败。

我不知道为什么这段代码使用oasys工具合成失败 for (i = 0; i < N; i = i + 1) begin if( i >= counter & i < new_pos) out[i] <= bit; ...

回答 1 投票 0

© www.soinside.com 2019 - 2024. All rights reserved.