quartus 相关问题

有关Quartus的问题,这是Altera / Intel开发的一款软件工具,用于协助HDL设计的设计,分析和综合,包括FPGA和CPLD。

防止编译器优化逻辑

我想生成一个可以持续很短时间的复位信号(高电平有效)。我通过以下代码实现了它:始终@(posedge clk或negedge rst_n或posedge数据)开始if(~rst_n | ...

回答 2 投票 1

VHDL报告语句被忽略

要学习VHDL,我正在使用VHDL实现自己的自定义CPU。厌倦了手动编写操作码位模式,我想创建非常简单的“汇编程序”来创建位模式。这是当前......

回答 1 投票 0

与Modelsim中的参数问题

最近我遇到了以下问题:在Quartus软件中我定义了我的Verilog模块如下:module module_name(输入[w1-1:0] in1,输入[w2-1:0] in2,输出[w1-。 ..

回答 1 投票 2

使用花括号设置特定位的Quartus 2 verilog

嗨,我是verilog的新手,我尝试将一个特定位从一个reg变量设置为另一个reg,但它对我不起作用。我究竟做错了什么? reg [31:0] a; reg [31:0] b;初始开始a = 32'......

回答 1 投票 0

© www.soinside.com 2019 - 2024. All rights reserved.