verilog 相关问题

我有这样的代码：生成genvar i，j，k; for（i = 0，j = 8，k = 0; i <4; i = i + 1，j = j + 8，k = k + 8）寄存器Register_inst（.d（w_data）,. en（decoder_out [ i]）,. clk（clk）,. q（...

for-loop verilog hdl

回答 1 投票 0

Verilog生成始终为@（*）块的语句

我有这个生成块，我觉得应该可以使用，但是我看到了else块下总是@（*）部分的问题。使用VCS时，temp_in [i + 1] [j]始终分配为“x”。我期待它......

verilog system-verilog

回答 1 投票 1

具体案例从VHDL转换为Verilog

我习惯用VHDL编程，我想知道在Verilog中用VHDL进行某些类型操作的“最佳”方法。我想这些都可能是他们自己的专属问题，但我......

vhdl verilog

回答 1 投票 3

Verilog矢量包装/拆包宏

我目前正在努力解决verilog模块只接受一维打包向量作为输入/输出的问题。例如：wire [bitWidth-1：0]数据;我想要做的是输入两个......

arrays vector macros verilog

回答 1 投票 1

错误“不允许对非注册结果进行程序性分配”

我收到错误[Synth 8-2576]不允许对非注册结果进行程序分配[“lpm_mult.v”：29]我做错了什么？ module lpm_mult（dataa，datab，// ...

verilog vivado

回答 3 投票 3

声明数组时Verilog错误

reg [11：0] rom_sin_type [0：4095] ='{12'h000,12'h003,12'h006,12'h009,12'h00d，12'h010,12'h013,12'h016，... ..};在verilog中，当我合成包含4096个值的上述代码行时，......

arrays compiler-errors syntax-error verilog xilinx

回答 2 投票 0

有没有办法在Verilog中执行嵌套的生成语句？

我试图通过使用生成语句来减少一些代码，但我只能通过嵌套来弄清楚如何做，但我不相信这是允许的。我所拥有的基本上是一些for循环......

verilog

回答 2 投票 4

请解释一下这个SystemVerilog语法{>> byte {...}}

以下程序的答案是{6,7,8}，但我不明白为什么，请解释一下：模块q（）; typedef byte byteq [$];初始开始字节ans [$]; ans = byteq'（{>> ......

verilog system-verilog bit-shift

回答 2 投票 3

与Modelsim中的参数问题

最近我遇到了以下问题：在Quartus软件中我定义了我的Verilog模块如下：module module_name（输入[w1-1：0] in1，输入[w2-1：0] in2，输出[w1-。 ..

verilog modelsim quartus

回答 1 投票 2

条件：多位打包数组的逻辑状态

reg [3：0] myreg下面的配置;总是@（...）开始... if（myreg）开始 end ... end如何在没有引用特定位和逻辑的条件下引用“myreg”...

logic verilog

回答 4 投票 1

verilog 相关问题

最新问题