xilinx 相关问题

Xilinx是现场可编程门阵列（FPGA）和CPLD（复杂可编程逻辑器件）的主要品牌

Xilinx Vivado：块设计，每个模块端点的地址范围

考虑一种设计，其中PS（Zynq ARM A9）连接到多个外设，其中寻址如下所示。如下面的紫色突出显示，为什么每个的最小可访问...

xilinx vivado zynq

回答 2 投票 0

设备树：如何更改子设备节点的属性

我需要将驱动程序绑定到我的设备树条目。为了实现这一点，我需要将设备ID属性从dma-channel @ 00000030设置为“1”。似乎我无法覆盖这些子属性...

embedded-linux xilinx device-tree

回答 1 投票 0

使用tcl在vivado中编程设备

我正在尝试通过vivado命令行编程我的digilent FPGA。打开硬件服务器后，我可以按如下方式对我的设备进行编程... program_hw_devices [get_hw_devices xc7a100t_0] ...

tcl xilinx vivado

回答 1 投票 0

如何在VHDL中删除冗余进程

遗憾的是，我不熟悉VHDL，但并不是软件开发的新手。 VHDL中函数的等价性是什么？具体来说，在下面的代码中，我需要去掉四个按钮而不是一个按钮。 ...

vhdl xilinx

回答 2 投票 1

BCD和7段解码器显示奇怪的结果

我正在尝试创建从BCD到7段解码器的连接。当我按下UP_ *或DOWN_ *按钮时，它应该向上计数或向下计数。但是我的模拟只显示0000001，即使我按下...

verilog xilinx system-verilog bcd

回答 2 投票 0

Vivado仿真波形

关于vivado模拟的简单问题。是否可以在VIVADO中继续进行波形模拟，一旦保存/关闭它并重新打开它？我只能重新打开它，但我无法重新运行它...

simulation xilinx waveform vivado

回答 1 投票 0

Xilinx Vivado HLS中的pcap.h文件

我使用pcap.h头文件来解析Linux中的pcap文件。程序正确编译和解析数据包。但是，我想在FPGA上使用相同的逻辑，我正在使用...

xilinx libpcap vivado vivado-hls

回答 2 投票 0

在tcl中复制文件名（带通配符）

我正在尝试使用通配符复制文件，但未正确解释。 set projName [lindex $ argv 0] put“$ projName selected”set sysdefPath“$ projName / $ projName.runs / impl_1 / * .sysdef”...

tcl xilinx vivado

回答 1 投票 0

配置GCC目标CPU

我有一个Zynq 7000目标硬件。我是一个带有NEON和VFP协处理器的双核ARM Cortex A-9。必须通过对FPEXC寄存器的写访问来启用协处理器。启用......

gcc xilinx neon

回答 1 投票 0

如何使用触摸屏显示器制作FPGA原型？

我正在寻找一个FPGA（或类似的）物理原型，但包括一个小型触摸屏显示器。（想象一下2英寸或类似的触摸屏显示器。例如，想象一下那种小...

touchscreen xilinx prototyping

回答 1 投票 3

暂停lwIP Raw API的操作

我正在使用Zynq（Picozed开发板）开展一个项目。该应用程序是裸机运行，在RAW模式下使用lwIP TCP，基本上表现如下：通过以太网接收一批数据，这是......

embedded xilinx bare-metal lwip zynq

回答 1 投票 1

VHDL微处理器/微控制器

我正在学习在Xilinx（VHDL）上编写代码。接下来，我想制作一个简单的微处理器/微控制器，并在此过程中了解切片组件。所以我的目标是尝试编码8位...

controller vhdl processor xilinx microprocessors

回答 1 投票 0

如何在u-boot阶段将zed board转换为usb小工具

我正在使用zed board，我是u-boot驱动程序的初学者。我已经下载了xilinx u-boot源代码。我能够把它变成usb主机模式。我试图将主机模式转换为外设模式......

usb xilinx u-boot

回答 1 投票 0

μblaze参数未更新Xilinx SDK

我修改了“system.mhs”文件，如下所示：开始micrlaze //一些代码行PARAMETER C_PVR = 2 PARAMETER C_PVR_USER1 = 0x02 PARAMETER C_PVR_USER2 = 0x0bb35 //一些代码行...

xilinx xilinx-edk

回答 1 投票 1

在QEMU Aarch64上模拟I2C

我已经阅读了这篇文章如何在QEMU x86上模拟i2c设备？关于为QEMU仿真x86_64配置I2C设备的解决方案。我正在尝试为ARM做同样的事情。目前我有......

embedded-linux qemu xilinx i2c

回答 1 投票 1

Verilog禁用语句不工作但$完成工作，但它不可综合？

我想设计一个计数器，它计算到一些数字，让我们说它是3，为此，我编写了一个与“$ finish”配合使用而不是“禁用”的代码。我想用这个计数器进行合成......

verilog xilinx system-verilog hdl

回答 2 投票 0

声明数组时Verilog错误

reg [11：0] rom_sin_type [0：4095] ='{12'h000,12'h003,12'h006,12'h009,12'h00d，12'h010,12'h013,12'h016，... ..};在verilog中，当我合成包含4096个值的上述代码行时，......

arrays compiler-errors syntax-error verilog xilinx

回答 2 投票 0

VHDL：无法将系统时钟（Sys_Clk）分配给Signal

在这里，我上传了模拟结果。在突出显示的部分，它应该将sys_clk分配给我已写入vhdl代码的两个信号，以便在定义了一些延迟后分配系统时钟（Sys_clk）...

vhdl fpga xilinx hdl

回答 1 投票 0

在环回模式下将发送数据移位到接收数据的位置

现在，我正在制定协议（Aurora-Xilinx）将两块板连接在一起。我想检查发送数据和接收数据的位错误。要检查位错误，板1上的传输数据是......

verilog xilinx xilinx-ise

回答 1 投票 0

我试图在ISE中为virtex 6合成任何简单项目。当我生成综合报告时，没有计算最小周期

我在virtex 6中运行xilinx 14,1的项目。我生成了综合报告。虽然查看我找不到最短期限..请帮忙？速度等级：-3最小周期：未找到路径最小值...

verilog fpga xilinx spartan virtex

回答 1 投票 -4

xilinx 相关问题

最新问题