VHDL（VHSIC硬件描述语言）是一种用于电子设计的语言，用于描述FPGA（现场可编程门阵列）和IC（集成电路）等数字系统。
我想知道是否可以将枚举类型（如 FSM 状态）转换为 std_logic_vector 或整数。我正在使用 OSVVM 为 FSM 做一个测试平台，我想使用记分板包来
在第99行，我连接了keyval1和keyval2以获得16位xkey信号。 然后在第 153 行，我尝试检查 xkey 是否等于 E074。但它给了我错误“无法确定
我有这样的VHDL代码： IEEE 图书馆； 使用 IEEE.std_logic_1164.all； 实体 crono 是 终端实体 crono； crono 的架构 crono 是 信号 x1、x2、x3、s1、s2、s3、s4：std_logic； 开始 x...
我是一名数字技术学生，正在尝试学习VHDL。 我为 7 段显示的 4 位 bcd 加法器编写了这个测试台代码 我已经尝试了我和聊天 GPT 能想到的所有可能性，但是
为什么即使在 vhdl 中使用正确的语法，我的编译器也无法识别数组？
我是一名数字技术学生，正在尝试学习VHDL。 我为 7 段显示的 4 位 bcd 加法器编写了这个测试台代码 我已经尝试了我和聊天 GPT 能想到的所有可能性，但是
综合错误：不支持检查时钟后的[Synth 8-27] else 子句
我正在尝试构建一个基于整数计数器的时钟分频器。模拟工作正常，但综合失败，出现上述错误并标记第 25 行。 我不明白这是为什么...
在EdaPlayground中模拟以下代码， 给我代码下面的模拟结果 --并发过程调用时序问题 实体tb是 最终实体 tb； tb IS 的架构模拟 S...
我正在为 spartan 3E 入门套件编写乒乓球游戏 vhdl 代码。我想用 PS2 键盘控制游戏手柄。为此，我需要从键盘接收到的扫描信号生成向上和向下信号...
好吧，我正在尝试实现一个与 altera DE2 FPGA 板一起使用的键盘控制器，但遇到了一些问题。我已经在 quartus 模拟器中运行了这段代码，一切似乎都已完成......
我遇到了由该键盘接口引起的问题。我正在尝试制作一台带有键盘和放大器的数码钢琴，但是当我们按下按钮时却没有声音；有〜1秒...
在 VHDL 中将 If/Elsif 语句压缩为单个 For 循环语句的优雅方法
第一次发帖，请原谅我在堆栈溢出格式中出现的任何语法错误。我正在寻找一种将以下 if/elsif 代码压缩到 for 循环中的优雅方法。我添加了一些
我正在寻找使用生成语句时分层参考的一些帮助。抱歉，我时间有限，还无法为此制作 MCVE。我搜索了很多帖子，但是...
我正在拼命尝试在我的 Windows 机器上安装 GTKWave。任何人都可以给我这样的提示或将我重定向到一个好的教程（或者更好的是，在这里发布一个小教程）？ 我认为文档...
我有多个文件，我想将其中一个用作常量包。现在我知道理论上我只需将所有文件编译到一个工作“库”中，但我总是收到错误
我无法让这行代码工作： 结果<= (a * b)(31 downto 16); the compiler (ghdl) suggests there's a missing ';' after the first ')' a, b and result are unsigned 16 bit. any suggestions?
在VHDL中有两个时间值，例如： 常量 t_1 : 时间 := 1 us; 常量 t_2 ：时间 := 300 ms； 如何计算以实型表示的两个时间值之间的比率？ 该...
Vivado 错误：[DRC MDRV-1] 多个驱动程序网络
我在 Vivado 上遇到错误。我正在尝试运行实现来对我的 Basys 板进行编程，但遇到以下错误： [DRC MDRV-1] 多个驱动程序网络：Net ScrlFSM/RLC2B/DER1/
我正在研究这个 VHDL 16 位 MIPS 处理器，我遇到了执行单元的一些问题，更具体地说是 ALU 结果。我已经为 ALU 单独创建了一个测试台（其中...
在 VHDL 架构声明区域中，我有时会使用嵌入式配置，例如 for and_gate_inst ： and_gate 使用实体 work.and_gate(rtl);但我不知道这个嵌入式怎么写