verilog 相关问题

Verilog是一种用于模拟电子系统的硬件描述语言（HDL）。它最常用于数字逻辑芯片的设计，验证和实现。

Verilog 中的参数覆盖

如何以及在哪里对此问题执行参数覆盖？当我尝试使用 # 覆盖它时，我收到一条警告，指出端口大小与输入和输出或

parameters overriding verilog digital-logic questasim

回答 1 投票 0

两个模块每次在时钟脉冲的上升沿交换4位数据。是否可行，在真实设备中会不会发生碰撞？

在 ModelSim 工作区中，有两个具有相同时钟输入的独立模块 A 和 B。数字 4'b0101 在时间 0 被写入第一个模块的寄存器中，而 4'b1110 被写入寄存器...

verilog hdl

回答 1 投票 0

如何在 Quartus 中找到消息窗口

代码块下方没有消息窗口我正在使用 Quartus eda 工具通过 verilog HDL 进行 fpga 作业。为了编译，我需要消息窗口来了解代码块中的错误。但我找不到

verilog fpga quartus eda

回答 1 投票 0

Booth 乘法算法的 Verilog 代码存在问题。谁能告诉我为什么“temp”的值为零？

模块 Booth_alg( 输出[15:0]结果，输出寄存器[15:0]温度，输出 reg [2:0]count,c1,cnt, 输入时钟，rst，输入[7:0]M,Q)； reg [15:0] 乘； reg[7:0]m; 总是@(*) m=(~M)+1'b...

verilog digital

回答 1 投票 0

如何将模块的输出声明为十进制数而不是单个位？

我想编写一个任意范围的简单随机十进制数生成器。我用 Verilog 编写了以下代码：模块 randnumgen (时钟, r); 输入时钟；整数n；输出r；总是@(pos...

verilog system-verilog hdl

回答 1 投票 0

随机十进制数，但结果看起来不像十进制数

我想编写一个任意范围的简单随机十进制数生成器。我用 Verilog 编写了以下代码：模块 randnumgen (时钟, r); 输入时钟；整数n；输出r；总是@(pos...

verilog system-verilog hdl

回答 1 投票 0

4位并行移位1个时钟周期，Verilog上的延迟仿真

我想实现下面的时序图（这里的数字随意，主要是总的原理）。在我的任务中，有一个 4 位数据序列。该序列必须写入reg...

verilog hdl

回答 1 投票 0

4 位乘 4 位加法和移位乘法器

我正在尝试在 Verilog 中使用加法和移位方法制作一个 4 位乘 4 位乘法器。但是，当我运行模拟时，结果值始终为 00。这是我使用的代码...

verilog system-verilog multiplication

回答 1 投票 0

Verilog：使用触发器实现管道硬件

如何在 Verilog 中创建简单的单级管道？

verilog hardware system-verilog flip-flop

回答 2 投票 0

使用 if-generate 结构定义函数的两个变体，并在同一个 tb 中调用该函数

这是一个小tb，带有一些示例代码，我尝试以两种方式定义一个函数，然后在其定义下面调用该fn。模块尝试事实；本地参数 FUNCTION_IS_STATIC = 1; 根...

verilog system-verilog

回答 1 投票 0

以不同模块类型命名的 Verilog 模块实例

我对 Verilog 有点陌生，并且继承了别人创建的项目。它使用了我不理解其意图的模块实例化技术。基本上是两个不同的模块...

verilog

回答 1 投票 0

使用升序索引和降序索引定义的变量之间的差异

一开始按降序或升序定义索引会有什么区别吗？具体来说，假设我在模块中定义了以下项目：输出[7:0] o_RX_Byte；注册...

verilog

回答 1 投票 0

Verilog 会自动将行为建模转换为结构建模吗？

我是一名电子工程专业的大三学生，目前正在学习 Verilog。我一直在研究 Verilog 中的各种建模方法，包括结构建模、数据流建模和行为建模。我有一个问题...

verilog hdl synthesis

回答 1 投票 0

Verilog 始终@(posege clk) 不工作

我想通过使用@(thoughtge clk)向valid_dat引入一个周期延迟，但它不起作用有人知道为什么吗？计数器与时钟配合良好，并且可以累加一个时钟。但是 valid_delay

verilog system-verilog modelsim

回答 1 投票 0

APB 驱动程序 run_phase 逻辑的 UVM 测试平台

在下面的driver_class run_phase代码中，我无法理解如何编写将事务发送到DUT的逻辑。我们可以在驱动程序类中手动给出 Penable、Psel、Pready 值吗...

verilog system-verilog uvm vlsi amba

回答 1 投票 0

EDA学院的在线学习平台如何支持IC设计的协作学习？

我有兴趣了解 EDA 学院的在线平台如何促进 IC 设计学生之间的协作学习。具体来说，我想了解哪些功能可以促进

verilog collaboration cadence eda online-machine-learning

回答 1 投票 0

如何报名参加EDA学院的点播培训课程？

我有兴趣了解有关 EDA 学院的按需培训选项的更多信息。我如何注册这些课程？它们涵盖哪些主题？我访问过他们的网站，但需要更具体的信息

verilog vhdl formal-verification cadence eda

回答 1 投票 0

这个语法是什么意思？ “电线 test_net = mubi4_test_true_strict(scanmode_i)”

有人知道这个定义是什么意思吗？ “线路 test_net = mubi4_test_true_strict(scanmode_i)” 我不明白这种用法的含义。通常电线的定义就像吹气一样...

verilog system-verilog

回答 1 投票 0

用于在 Verilog 中写入文件的测试平台

这是我的设计测试台，我正在使用函数“$readmemb”将输入应用到设计中。我已经使用“$fopen”打开了一个文件，并希望将结果“out”写入名为“ja...

verilog vlsi

回答 1 投票 0

每秒递增的 4 位计数器：模拟始终在输出处显示 xxxx

这是我的代码： //`时间刻度1ns / 1ps 模块 FourBitLedToggle( 输入分辨率，输入时钟，输出[3:0] LED ）； reg [27:0] count;//进行1秒检查 reg clk1s;//1秒时钟...

verilog simulation xilinx synthesis

回答 1 投票 0

verilog 相关问题

最新问题